
LTC2262-14
8
226214fc
For more information www.linear.com/LTC2262-14
TIMING DIAGRAMS
Double Data Rate CMOS Output Mode Timing
All Outputs are Single-Ended and Have CMOS Levels
tH
tD
tD
tC
tL
OFN-5
OFN-4
OFN-3
OFN-2
D0N-5
D1N-5
D0N-4
D1N-4
D0N-3
D1N-3
D0N-2
D1N-2
D12N-5
D13N-5 D12N-4
D13N-4
D12N-3 D13N-3
D12N-2
D13N-2
tAP
N + 1
N + 2
N + 4
N + 3
N
ANALOG
INPUT
ENC–
ENC+
D0_1
D12_13
CLKOUT+
CLKOUT–
OF
226214 TD02
Double Data Rate LVDS Output Mode Timing
All Outputs are Differential and Have LVDS Levels
tH
tD
tC
tL
OFN-5
OFN-4
OFN-3
D0N-5
D1N-5
D0N-4
D1N-4
D0N-3
D1N-3
D0N-2
D1N-2
D12N-5
D13N-5 D12N-4
D13N-4
D12N-3 D13N-3
D12N-2
D13N-2
tAP
N + 1
N + 2
N + 4
N + 3
N
ANALOG
INPUT
ENC–
ENC+
D0_1+
D0_1–
D12_13+
D12_13–
CLKOUT+
CLKOUT–
OF+
OF–
226214 TD03